AMD выпустила Ryzen 9 7950X3D с 3D V-Cache второго поколения в конце февраля. Компания поделилась некоторыми техническими подробностями, проливающими свет на производительность технологии.
Во время презентации ISSCC AMD рассказала о проблемах, с которыми она столкнулась при установке одного узла чиплета на другой. Как и у 5800X3D, V-кэш 7950X3D расположен над обычным кешем L3 для удобства подключения. Подобное расположение также защищает V-Cache от тепла, выделяемого ядрами. Однако V-Cache, который аккуратно помещался над кешем L3 в 5800X3D, перекрывал кеш L2 по краям ядер в 7950X3D.
Частично проблема заключалась в удвоении объема кэш-памяти L2 в каждом ядре с 0,5 МБ в Zen 3 до 1 МБ в Zen 4. Инженеры обошли дополнительные пространственные ограничения, создав отверстия в кэше L2 для through-silicon vias (TSV), подающих питание на V-Cache. Сигналы TSV по-прежнему поступают от контроллера в центре CCD, но AMD также скомпоновала их, чтобы уменьшить занимаемую площадь на 50%.
AMD уменьшила V-Cache с 41 мм² до 36 мм², сохранив те же транзисторы емкостью 4,7 Б. TSMC изготавливает кэш на новой версии 7-нм процесса, разработанного специально для SRAM. В результате V-Cache имеет на 32% больше транзисторов на квадратный миллиметр, чем CCD, несмотря на то, что CCD производится по технологии 5 нм.
Все усовершенствования и обходные пути, реализованные AMD, приводят к увеличению пропускной способности на 25% до 2,5 ТБ/с и повышению эффективности. Впечатляющий прогресс для девяти месяцев между первым и вторым поколениями процессоров с 3D V-Cache. В то же время, ситуация показывает, с какими сложностями сталкивается разработка многослойной памяти. В дальнейшем они могут вылиться в ограничения масштабирования и проблемы с тепловыделением.
Источник: TechSpot