Корпорация Tilera анонсировала 64-ядерный микропроцессор Tile64 — первый коммерческий продукт, базирующийся на революционной ячеечной архитектуре, способной масштабироваться до сотни и даже тысячи ядер. По утверждению разработчика, новинка в 10 раз превосходит двухъядерный Intel Xeon по быстродействию, и в 30 раз — по показателю «производительность на ватт».
Tile64 стал результатом многолетних исследовательских работ, возглавляемых профессором Массачусетского технологического института Ананта Агарвала (Anant Agarwal); для коммерческой реализации полученных результатов в 2004 году была основана корпорация Tilera. Главной особенностью новой микроархитектуры является отказ от использования отдельной шины для обмена данными между ядрами, что позволяет добиться высокой степени масштабируемости без характерных компромиссов в производительности.
В Tile64 применяется особая структура расположения ядер, напоминающая шахматную доску: каждая из «клеток» напрямую соединена не более чем с 4 соседними шиной, общая пропускная способность которой составляет 500 Gbps. При этом каждое из 64 ядер содержит собственный коммутатор, определяющий, в какую из 4 сторон следует направить данный конкретный поток информации.
Разработчик подчеркивает, что каждое ядро Tile64 представляет собой полнофункциональный универсальный процессор и, помимо упомянутого коммутатора, включает в себя разделяемый кэш первого уровня 16 KB (по 8 KB для данных и инструкций), кэш второго уровня емкостью 64 KB. При необходимости (по требованию программного приложения) из них собирается виртуальный кэш третьего уровня общей емкостью до 5 MB.
Сообщается, что каждое ядро Tile64 может управлять собственной операционной системой, при этом уровень потребляемой энергии не превысит 300 мВт; заявленное пиковое энергопотребление для всего чипа — 19,2 Вт. Утверждается, что производительности Tile64 достаточно для одновременного кодирования 8 видеопотоков стандартной четкости (2 Mbps на каждый поток), 2 видеопотоков с разрешением 720p (по 7 Mbps каждый) или одного потока 1080p (20 Mbps).
Процессор Tile64 содержит 4 контроллера памяти DDR2, а также полный набор высокоскоростных интерфейсов ввода/вывода — в том числе два 10 Gbps XAUI, два 10 Gbps PCIe, два 1 Gbps Ethernet RGMII и программируемый контроллер для работы с флэш-памятью и дисковыми накопителями.
Программная поддержка Tile64 осуществляется широким набором инструментов с открытым кодом, включающим в себя мощную интегрированную среду разработки на базе Eclipse, компилятор стандартного языка C (ANSI C), полносистемную модель симуляции и гибкие интерфейсы командной строки. Кроме того, в набор входят инновационные программные инструменты с графическим интерфейсом для отладки и профилирования многоядерных процессоров.
Процессор Tilera Tile64 будет поставляться в трех различных модификациях с разной частотой и возможностями ввода/вывода. Стоимость базовой модели начинается с $435 (в партиях от 10 тыс. штук). В ближайшем будущем разработчик планирует выпустить 36-ядерные и 120-ядерные процессоры на базе данной архитектуры. Сообщается, что новинки найдут применение в сетевых устройствах 3Com, Top Layer, Codian и GoBackTV.