Последние несколько дней я занимаюсь углубленным тестированием Intel Core i5 и Core i3 на ядре Clarkdale. Одним из интересных аспектов, который решил изучить, стало влияние выбранной Intel реализации контроллера памяти на производительность ОЗУ.
Шина должна обеспечивать теоретическую пропускную способность в 12.8 ГБ/с в каждую сторону при частоте 3.2 ГГц (или 6.4 млрд. трансферов в секунду и 25,6 ГБ/с суммарно, учитывая полнодуплексность шины). На этой частоте QPI работает в Core i5, в младшем же процессоре она снижена до 2.96 ГГц.
Для тестирования были подобраны такие значения тактовых частот и множителей, чтобы итоговая частота CPU всегда составляла около 3.33 ГГц, памяти — 1333 МГц, единственное отличие состояло лишь в частоте QPI.
Как видим, если снизить частоту QPI вдвое, пропускная способность памяти упадет примерно на 40%, при этом очень значительно возрастет и ее латентность (в тактах-то она останется примерно той же, за исключением изменения внутренних таймингов контроллера, но длина такта станет вдвое больше). Если же частоту увеличивать, то изменения не столь радикальны, хотя и заметны: 40-процентный прирост QPI обеспечивает 25% увеличения ПСП и 16% снижение латентности.
Таким образом, можно сделать вывод, что в процессе разгона Clarkdale особое значение нужно уделять частоте QPI: как и в случае с шиной FSB на процессорах Core 2, именно шина между контроллером памяти и самим процессором в значительной мере ограничивает быстродействие, а вовсе не ОЗУ сама по себе.