В течение уже нескольких десятилетий полупроводниковой индустрии удается следовать закону Мура, увеличивая производительность микросхем за счет уменьшения размеров транзисторов и соединений. Однако недавно исследователи из HP Labs продемонстрировали новую архитектуру чипа, которая значительно повышает быстродействие без проблем, вызываемых дальнейшей миниатюризацией.
Сотрудники HP Labs Грег Снидер (Greg Snider) и Стэн Виллиамс (Stan Williams) сообщили подробности статьи о создании матричного коммутатора с 17-нанометровыми проводниками (примерно втрое меньшего по размеру, чем используемый в микросхемах сегодня), которая должна быть опубликована 24 января в научном журнале Nanotechnology. Исследование было осуществлено в рамках проекта по совершенствованию массивов программируемой логики FPGA (Field Programmable Gate Arrays) путем совмещения традиционной технологии КМОП с наноустройствами (применение наночастиц в качестве соединительных элементов между транзисторами на кристалле). В перспективе это может привести к восьмикратному увеличению плотности FPGA и существенному снижению их энергопотребления. Миниатюрный коммутатор размещается поверх КМОП-подложки, используя вариант архитектуры FPGA, названный Field Programmable Nanowire Interconnect (FPNI). В FPNI все логические операции выполняются КМОП-схемами, а большинство задач маршрутизации сигналов – коммутатором, расположенным над уровнем транзисторов. Таким образом, FPNI значительно более эффективна, чем FPGI, в которой от 80 до 90% КМОП-цепей служат для маршрутизации сигналов. С применением FPNI плотность транзисторов, задействованных на логических операциях, возрастает, а расход энергии для распределения сигналов – снижается. Представлена консервативная модель с диаметром нанопроводов 15 нм и 45-нанометровой КМОП-технологией. По мнению участников проекта, она станет коммерчески приемлемой к 2010 г., а также модель с 4,5-нанометровыми проводниками и уровнем детализации КМОП 45 нм. Выпуск последних устройств, как считают ученые, можно ожидать в 2020 г., они обеспечат примерно 25-кратную экономию места в сравнении с традиционными FPGA эквивалентной функциональности. Оборотная сторона миниатюризации проводников и коммутаторов – высокая вероятность появления дефектов, однако архитектура матричного коммутатора позволяет компенсировать неисправности. Проведенное моделирование показало, что три из каждых четырех чипов FPNI с 20% нанопроводов, имевших разрывы в произвольных местах, оказались пригодными к работе, что делает производство вполне оправданным с экономической точки зрения.
 |
| Фрагмент поверхности матричного коммутатора на базе нанопроводников, изготовленного в лаборатории |
«Идеи, предложенные HP, коренным образом меняют подходы к построению полупроводниковых устройств, мы находимся на этапе перехода от сугубо транзисторных архитектур к схемам с использованием коммутаторов на микроуровне, – заявил Джим МакГрегор (Jim McGregor), старший аналитик и директор по исследованиям In-Stat. – Пока очень сложно сказать, как и когда это повлияет на ситуацию в микроэлектронике, однако очевидно, что подобные разработки закладывают фундамент развития этого сегмента, который, по большому счету, лежит в основе всей индустрии», – подытожил он.
Как видим, HP выбрала несколько нетрадиционный путь повышения производительности чипов – можно сказать, неэкстенсивный путь уменьшения физических размеров транзисторов. Это позволит тратить меньше времени на выпуск очередного поколения полупроводниковых приборов и сократить финансовые вливания в обновление парка оборудования, а это миллиарды долларов.
В исследовании HP использовались классические методы моделирования, но компания уже трудится над воплощением идеи в реальной микросхеме и рассчитывает получить функционирующий лабораторный прототип в течение года. Вероятнее всего, первыми продуктами, в которых будет применена разработка, окажутся принтеры HP, отмечают наблюдатели.