AMD публикует спецификации набора инструкций SSE5

Компания AMD официально объявила о намерении расширить набор команд своих микропроцессоров, включив в него 46 новых базовых 128-битных инструкций, объединенных под общим названием SSE5. Спецификации SSE5 уже опубликованы в специальном разделе сайта AMD для разработчиков, посвященном новому набору команд.

Представители AMD подчеркивают, что в состав SSE5 входят инструкции, ранее доступные исключительно на специализированных архитектурах для высокопроизводительных вычислений. В частности, ряд команд SSE5 способен работать с тремя операндами — в настоящий момент, по словам AMD, аналогичные инструкции существуют лишь у отдельных разновидностей RISC-процессоров.

Первыми CPU, в которых будет реализована поддержка расширений SSE5, станут микропроцессоры AMD на принципиально новой микроархитектуре Bulldozer, появление которых на рынке ожидается в 2009 году. Тем не менее, компания заранее открыла доступ к набору команд, заявив, что такое решение позволит разработчикам ПО ускорить внедрение SSE5 в своих продуктах.

Заметим, что к ранней публикации деталей своих инновационных предложений AMD прибегает не в первый раз: в 2005 году компания заблаговременно обнародовала спецификации технологии виртуализации Pacifica, а за две недели до анонса SSE5 поступила подобным образом и с технологией Light-Weight Profiling.